上海交通大学ACE课题组在国际集成电路顶刊JSSC上发表高速接口频率芯片方向最新研究成果

上海交通大学ACE课题组在高速接口领域高性能锁相环芯片研究中取得新突破，相关成果近日发表于国际集成电路领域顶刊《IEEE Journal of Solid-State Circuits》（JSSC）。这是上海交大首次在该期刊发表高速接口领域高性能锁相环芯片研究成果。

针对高速接口应用对锁相环芯片“小面积、低抖动”的核心需求，课题组在国际上首次提出新型恒定带宽过采样锁相环架构。该架构基于小面积环形振荡器设计，最终研制的芯片实现了优于-240dB的品质因素，达到国际先进水平。

《IEEE Journal of Solid-State Circuits》（JSSC）由IEEE固态电路协会出版，是集成电路设计领域的顶级国际学术期刊。其聚焦高性能、创新性固态电路设计，覆盖模拟、数字、混合信号、射频及存储器等方向，以严格审稿标准和高学术影响力著称，代表该领域最高研究水平。