上海交通大学ACE课题组再登集成电路顶刊JSSC 发布高速接口领域芯片新成果

上海交通大学ACE课题组在高性能锁相环芯片研发领域再次取得新突破，其最新研究成果成功发表于国际集成电路领域顶级期刊《IEEE Journal of Solid-State Circuits》（JSSC），为高速接口相关领域的芯片技术发展提供了重要突破。

此次研究聚焦高性能、小面积锁相环芯片的技术难题，课题组在国际范围内首次提出了新型带宽增强型亚采样锁相环（BASS-PLL）架构。该架构创新性地为小面积环形振荡器设计中亟待解决的噪声性能问题提供了全新解决方案，基于此架构研制的芯片也达到了国际先进水平的性能指标。

这是上海交通大学ACE课题组在JSSC期刊上，再度发表高速接口领域高性能锁相环芯片的重要研究成果。ACE课题组的博士研究生张桐和硕士研究生张怡文为论文第一作者，王辉教授为论文的通讯作者。该研究得到了上海交通大学姜红兰教授、李永福教授、赵阳教授，美国加州大学圣迭戈分校Patrick Mercier教授团队的大力支持，是跨机构协同、国际合作创新的成功典范。

作为由IEEE固态电路协会出版的权威期刊，JSSC是集成电路设计领域的顶级国际学术平台。期刊主要刊载高性能、创新性的固态电路设计相关论文，覆盖模拟、数字、混合信号、射频及存储器等多个核心研究方向。凭借严苛的审稿标准与极高的学术影响力，JSSC始终被视为集成电路领域最高研究水平的重要标杆。